IBM và Samsung đang cố gắng vượt qua rào cản 1 nm 

Theo Engadget, trong ngày đầu tiên của hội nghị IEDM ở San Francisco (Mỹ), hai công ty đã công bố một thiết kế mới để xếp các bóng bán dẫn theo chiều dọc trên một con chip. Với chip xử lý hiện tại và SoC (system-on-chip), các bóng bán dẫn nằm phẳng trên bề mặt của silicon, sau đó dòng điện chạy từ bên này sang bên kia. Ngược lại, các bóng bán dẫn hiệu ứng trường vận chuyển dọc (VTFET) nằm vuông góc với nhau và dòng điện chạy theo phương thẳng đứng.

Theo IBM và Samsung, thiết kế này có hai ưu điểm. Đầu tiên, nó sẽ cho phép họ bỏ qua nhiều giới hạn về hiệu suất để mở rộng Định luật Moore ra ngoài công nghệ bảng nano hiện tại của IBM. Quan trọng hơn, thiết kế dẫn đến năng lượng lãng phí ít hơn nhờ dòng điện lớn hơn. Họ ước tính VTFET sẽ dẫn đến các chip xử lý nhanh gấp đôi hoặc sử dụng ít năng lượng hơn 85% so với các chip được thiết kế với bóng bán dẫn FinFET.

IBM và Samsung tuyên bố quy trình này sẽ mở ra tương lai các điện thoại có thời gian sử dụng cả tuần chỉ với một lần sạc. Công nghệ cũng có thể thực hiện một số nhiệm vụ tiêu tốn năng lượng nhất định, bao gồm đào tiền điện tử tiết kiệm điện hơn và ít tác động đến môi trường.

IBM và Samsung chưa cho biết khi nào có kế hoạch thương mại hóa thiết kế này, hiện có một số công ty đang cố gắng vượt qua rào cản 1 nm. Vào tháng 7, Intel cho biết đặt mục tiêu hoàn thiện thiết kế cho các chip quy mô angstrom vào năm 2024. Công ty có kế hoạch đạt được kỳ tích bằng cách sử dụng quy trình sản xuất “Intel 20A” mới và các bóng bán dẫn RibbonFET.

Theo Người lao động

https://thanhnien.vn/ibm-va-samsung-tao-ra-buoc-dot-pha-trong-thiet-ke-chat-ban-dan-post1411097.html