Theo thông tin từ tờ Economic Daily News, TSMC đang đẩy nhanh quá trình mở rộng năng lực đóng gói tiên tiến bằng việc tiến tới giải pháp đóng gói CoPoS (Chip-on-Panel-on-Substrate) nhằm giúp ngành công nghiệp bán dẫn tiến gần hơn đến sự cân bằng giữa cung và cầu.

CoPoS là quy trình đóng gói chip mà TSMC đang đặt nhiều kỳ vọng

ẢNH: CHỤP MÀN HÌNH DIGITIMES

Yếu tố chính thúc đẩy việc mở rộng này đến từ sự phát triển của công nghệ CoWoS (Chip-on-Wafer-on-Substrate) hiện tại, giúp năng lực sản xuất hằng tháng của TSMC có thể đạt mức kỷ lục từ 120.000 đến 140.000 tấm wafer trong năm 2026. Nếu tính thêm 50.000 đến 60.000 tấm wafer từ các đối tác OSAT (lắp ráp và kiểm thử bán dẫn gia công ngoài), tổng năng lực sản xuất của ngành có thể đạt đến 200.000 tấm wafer mỗi tháng, từ đó giúp giảm bớt tình trạng thiếu hụt trong ngành.

Theo TrendForce, tình trạng thiếu hụt nghiêm trọng năng lực đóng gói 2.5D toàn cầu sẽ bắt đầu được cải thiện vào năm 2027 nhờ vào sự gia tăng đơn đặt hàng và kế hoạch mở rộng năng lực CoWoS của TSMC lên hơn 60% vào năm 2027. TSMC cũng đã dự báo tại Hội nghị chuyên đề công nghệ Đài Loan vào tháng 5 rằng năng lực đóng gói chip tiên tiến CoWoS sẽ đạt tốc độ tăng trưởng kép hằng năm (CAGR) hơn 80% từ năm 2022 đến 2027.

TSMC muốn gỡ nút thắt ngành chip

Nhưng quan trọng hơn, TSMC đang phát triển nền tảng đóng gói tiên tiến thế hệ tiếp theo mang tên CoPoS. Theo tờ Commercial Times, công ty đã thiết lập dây chuyền sản xuất nghiên cứu và phát triển cho CoPoS tại công ty con VisEra từ năm 2025.

Nhà phân tích nổi tiếng Ming-Chi Kuo cho rằng, CoPoS là một kiến trúc đóng gói tiên tiến thay thế quy trình sản xuất dựa trên wafer truyền thống bằng quy trình xử lý ở cấp độ tấm. Kiến trúc này cho phép TSMC tối ưu hóa vật liệu và hỗ trợ kích thước gói lớn hơn, đặc biệt hấp dẫn đối với các chip AI (trí tuệ nhân tạo) ngày càng phức tạp.

Việc kiểm định vật liệu và thiết bị dự kiến sẽ hoàn thành vào tháng 6 này, với mục tiêu của TSMC là sản xuất thử nghiệm chip dựa trên quy trình CoPoS mới vào giữa năm 2027. Nền tảng Feynman của NVIDIA được dự đoán sẽ là khách hàng đầu tiên áp dụng công nghệ này, trước khi TSMC có kế hoạch sản xuất hàng loạt quy mô lớn vào khoảng năm 2028 đến 2029 tại các cơ sở ở Chiayi (Đài Loan) và Arizona (Mỹ).

Theo Kiến Văn/Thanh niên

https://thanhnien.vn/huong-den-chip-ai-manh-me-gia-re-tsmc-dat-cuoc-lon-vao-copos-185260615234343957.htm